多芯片封装的低成本批量生产工艺

xx_912

多芯片封装的低成本批量生产工艺
上网时间: 2001年10月28日

1 \  l! C9 W, a3 }7 j/ @0 r( F  A
9 m/ T2 S3 A: W- J5 p2 O4 U
高密度薄膜和多芯片封装有很多优点，但以前过高的生产成本限制了它的应用。本文介绍一种新型制作工艺，可以用较低的成本实现多芯片封装件的大批量生产。
9 Y7 a3 S. T& ?% U- q# N

" M0 _  m( z& S不久以前，高密度薄膜和多芯片封装(MCP)还被认为只是一种用于太空、军事、高端服务器以及大型主机等系统的新型技术,这种技术可以减小最终封装件及系统的尺寸和重量、减少故障提高可靠性、使用更短和负载更轻的信号线增加速度并使系统具有良好的热性能。
  [7 v' W+ }3 C$ W% `  l3 B, x

/ t& x  }; S" ~5 x& N+ p如今，薄膜MCP的各种优点已能够在价格低廉的商用和消费类产品中得以实现，为批量生产而开发的低成本流水线薄膜生产工艺使这项技术由实验室进入到了工厂。这种新工艺采用硅片覆膜高密度互连基板，对于装配车间来说看上去感觉就像是另一个芯片一样。它把用不同工艺制造的器件集成在一个封装内，在功能上满足市场快速变化的要求，并在不改变封装引脚尺寸的前提下提高设计的性能。

5 T3 o# x& l5 s0 A7 h1 Y6 k8 c
" ?. ^. e/ Y" V% }大批量MCP应用
$ I5 L4 T  Z' H  y" }+ v
2 M( s8 }) Z' c# q  Z3 {
# ?1 `% V- h# d) b目前Strand Interconnect公司每周要向位于德国慕尼黑的亿恒科技公司(Infineon Technologies)交付28万块基片，该产品采用52脚塑料双列直插(PDIP)封装，用于消费类产品。它包含一个微控制器和一个快闪裸片，在一块两层薄膜基底上用引线连在一起。电源和接地采用“粗”线，信号线很短，所以不需要控制阻抗。
; v: o8 `1 k3 A

该项设计的成功之处在于最终封装成本低、样品制作快以及基片能够大批量供应，很多人都无法相信可将一个52脚PDIP用作高技术多芯片模块(MCM)，这在如今对价格敏感的市场上的确是一个非常好的低成本解决方案。选用硅基底薄膜技术可以使用现成的冲压引线框、标准的晶圆背磨、划片和锯片设备、标准贴放工具以及经过验证的贴片工艺，从而使得组装更为容易。与其它薄膜基底、高温共烧陶瓷(HTCC)、低温共烧陶瓷(LTCC)和BT基载体相比，使用HDI/薄膜基底的最终封装件成本最低。

* H  c4 u, F$ `0 v5 h% U
. V4 p7 c% w5 X) W( _5 v* I% J这种特殊设计原本使用系统级芯片(SoC)结构，将程序固化在集成的ROM内，但由于OEM的软件工程师在量产前无法得到无错误软件的最终版本，迫使OEM只能选一种可重编程的型号用于批量生产，而使用不太容易大批量生产的嵌入式闪速存储器工艺。用嵌入式闪速存储器工艺将使设计比标准闪速存贮器大，另外对新工艺进行调整也会使产量低于预期值，所以最终还是采用更为有效的封装方式，即在一个硅基片上放两个芯片。


+ H( }9 u, a9 i! l! V薄膜工艺流程
8 T4 v* L$ O& P: J! c7 `
7 [1 ^, }; @' k+ l- G6 y  O7 A. |
首先在一个200mm(8英寸)晶圆上作4个铝层(两个互连层和两个电源层)，中间用苯环丁烯(BCB)绝缘层隔开。电源层金属溅射厚度为1μm，信号层为3μm，溅射的铝符合半导体规范要求(含0.5%铜)，线宽为20μm，线距为25μm，电源层之间介质厚度为３μm，信号层之间为７μm。BCB的介电常数很低，只有2.65，耗散因子也低至0.0008。对于速度为10GHz的信号，它的性能有点类似陶瓷，但频率再高上去其性能就开始下降，在95GHz时1cm线上会有3dB衰减。因为金属层很薄，所以存在一定的直流电阻，约为5Ω/cm，这一点在设计时要考虑到，远端应用应使用较短的布线，但它对改善系统内的耗散噪声有一定帮助。设计中使用的通孔直接在BCB上作出。


/ d) Z* `5 P) H' e( H  o制作使用50μm焊盘和30μm导孔，孔壁略为倾斜，接触点约为20μm。通孔电阻很小，能通过较大电流，通孔成形过程比目前90%设计工艺都要好。BCB每层形成后都要经过一次软固化，最后一次固化温度为250℃。固化使叠层各层相互连接，形成一个中间有引线的固化BCB。基底材料耐温性使之可用于无铅贴装工艺，包括倒装芯片裸片贴装工艺。另外还有一种热通孔用于直接连接硅晶圆载体，并为大功率元件提供一个低阻热通道。该项工艺的主要工序为：旋转涂覆、热固化、溅射、掩膜对位和UV曝光、显影、湿法及干法刻蚀。基片以晶圆形式提供给最终用户。
4 h7 b: ^; W4 c$ `  h. I# j- \: Q
: ~% i- l7 `( E6 n
6 I1 B2 E* F' y6 t, Q1 u8 I, M低成本工艺
) U; a/ Y. v' [& m9 E0 P  f4 M  b

这种薄膜工艺首先由瑞典的ACREO研究所开发，他们在一块非常大的基片上放入整个计算机系统，并作在一个封装里用于军用飞机，晶圆尺寸相对于基片不算大，所以主要的工作是提高基片的成品率和连线可靠性。这种工艺只需很少的工序并具有极佳可靠性，例如选择BCB这类光敏聚合物在薄膜制造中可省去多个光刻胶剥离工序；此外，与其他技术中使用的复杂电镀工艺相比，这里的金属溅射也只是一个单步工序。


整个工艺在一个大容量洁净室生产线上进行，生产线装在一个以较低租金租用并经改装的军用飞机吊舱内，同时回收利用半导体工业废弃的晶圆，进一步减少了固定费用。生产线使用崭新的200mm晶圆工艺设备，重点放在提高设备生产率和晶圆输送自动化上面，减少操作者干预并降低工艺成本。生产现场每班只有三个操作员，工厂中只进行基片样品测试，大批量测试放在外面费用更低的互连测试商处进行。


& w7 u9 }3 U+ K4 R9 Y. ]趋势及未来展望
- d7 j* p: @+ u2 i4 Q: N6 V

) I5 o% |" f& j- l7 Q) s( b2 O1 C小型MCP的增长需求来自于一些大批量应用消费类产品，如移动电话、掌上电脑和上网记事本、MP3播放机以及其它手持装置，这些产品不仅对价位很敏感，而且要求有较短的产品和改进周期，而这两个要求系统级芯片ASIC技术和嵌入式存储器技术制造工艺却又无法满足。低成本多芯片封装可作为这些市场所追求的“快速廉价”解决方案，许多来自半导体供应商和OEM的应用都要求将一个快闪存储器和一个逻辑电路，如微处理器、DSP或ASIC结合在一起。这些非常简单的MCP设计装配和测试成品率都大于98%，避免了“原本好裸片后来又不好”(KGD)之类的问题。今后还将把裸片以倒装芯片形式与硅基底相连，或者与一个重新布线的载体裸片相连用于叠层元件封装中，这种布线技术能在制成的半导体晶圆裸片上提供高密度多层再布线和感应极小的功率分配。最后，在多芯片封装中将多个倒装芯片贴到硅基底上，这个基底就可以作为封装件，再用大的回流焊球或柱将基底贴到线路板上。


本文结论

! g% ]" g: n0 s8 _* G) \7 P# x
* h- S% c4 i# {- ^; a现在业界对多芯片组装(MCP)的需求正迅速上升，MCP的产量也在快速增长，未来半年产能将增长三倍。当前最需要的是相关技术、更加严格的设计规则、倒装芯片金属化、单层焊盘以及辅助工厂设施。目前正在对嵌入式分立元件，如电容、电阻和电感等，装到基底上对技术和市场的影响进行评估，此外还将对现有工艺进行修改以提供高K介质层、高阻金属溅射和非导电性载体基底材料，这样避免了大量标准系统元件的库存，进一步缩小移动和手持系统的体积。